![电子CAD技术项目化教程](https://wfqqreader-1252317822.image.myqcloud.com/cover/410/25171410/b_25171410.jpg)
2.8 验证用户的板设计
电路设计完成后,要了解PCB布线设计是否符合原理图要求,是否符合事先设置的规则,用户就需要完成一个规定动作,运行设计规则检查(Design Rule Checker, DRC),验证设计。
选择菜单命令Tool→Design Rule Checker,弹出Design Rule Checker对话框,如图2-53所示。单击左侧任意一类,右侧显示该种类的实时检测和批处理设计规则。保留所有选项为默认值,点击按钮,运行DRC后,自动弹出如图2-54所示的DRC信息窗口,并在Generated→Documents文件夹下,产生了一个设计规则检查报告,名称为Design Rule Check-LEDpettylight.html的文件,如图2-55所示,其中列出了Warnings量与Rule Violations量。
![](https://epubservercos.yuewen.com/E021DB/13544232305576906/epubprivate/OEBPS/Images/figure_0067_0002.jpg?sign=1739272293-bPTwnmQmRN0UVx5FQTNP4NZE3grI1So3-0-7ad8b73635980e29c537fbc04d31959c)
图2-53 Design Rule Checker对话框
![](https://epubservercos.yuewen.com/E021DB/13544232305576906/epubprivate/OEBPS/Images/figure_0068_0002.jpg?sign=1739272293-LGs7GrdkVU3RUfiASWaCFW1px3d8CBvp-0-00d601f28b037083a51f82335ccfec69)
图2-54 运行设计规则检查后的信息窗口
![](https://epubservercos.yuewen.com/E021DB/13544232305576906/epubprivate/OEBPS/Images/figure_0068_0003.jpg?sign=1739272293-j4F70KX9bBZa0xHfRTcXc25bao7QoQ48-0-9d1aa0ff11c60abaa9f324f4820ce560)
图2-55 设计规则检查报告
对于正确的设计,Messages窗口是空白的,DRC报告中的Warnings量与Rule Violations量均为0。
本案例有12个错误,均为同一类型——Silk To Solder Mask Clearance Violations。这类错误属于制造类规则,设计PCB与制造的关系不大,可以关闭该规则,如图2-56所示的PCB Rule and Constraints Editor(设计规则编辑)对话框中,点中Manufacturing类,取消勾选Silk To Solder Mask Clearance的复选框。再次运行DRC, Messages窗口变为空白,DRC报告中的Warnings量与Rule Violations量均为0。
![](https://epubservercos.yuewen.com/E021DB/13544232305576906/epubprivate/OEBPS/Images/figure_0069_0001.jpg?sign=1739272293-Pcytv9zQxDPbHyfQQGHLUiWDn8Hv308W-0-fedde3fd65c4a693adbf01d05ee7bd22)
图2-56 PCB Rule and Constraints Editor对话框
当出现错误时,主要工作是找到错误原因,解决问题。
现在我们来人为制造错误,把元件P1右移一步,如图2-57所示。运行DRC, DRC错误信息窗口如图2-58所示,出现4条错误信息,其中2条指出网络悬空,2条指出网络连接未完成。双击其中一条错误,PCB上直接定位并放大显示错误之处,如图2-59所示,错误信息显示在PCB窗口的中央位置。
![](https://epubservercos.yuewen.com/E021DB/13544232305576906/epubprivate/OEBPS/Images/figure_0069_0002.jpg?sign=1739272293-9O84KXUZaInBpBcfr5cyevZOVzltU1p1-0-f60792a87adf2f11a71196520b278202)
图2-57 印制板中元件P1右移一步
![](https://epubservercos.yuewen.com/E021DB/13544232305576906/epubprivate/OEBPS/Images/figure_0069_0003.jpg?sign=1739272293-iC9r7XJTTmtzHrl5XlfOvBSJZIEufZms-0-be17212c47266f16d04ddbdcd501864d)
图2-58 元件P1右移后的DRC信息窗口
![](https://epubservercos.yuewen.com/E021DB/13544232305576906/epubprivate/OEBPS/Images/figure_0070_0001.jpg?sign=1739272293-7DgwNNM3U6EAPMQBSHdHTNVnraH8WuFv-0-7d1cda18046dd39322e850e10b6f9d74)
图2-59 双击错误信息后的PCB窗口
重新绘制完成P1的2个Pad相关Nets的底层走线,再次运行DRC, Messages窗口变为空白,DRC报告中的Warnings量与Rule Violations量均为0。
PCB各元件参数信息显示后,PCB设计如图2-60所示。将PCB编辑器工具栏的PCB浏览设置改为
,出现PCB加工效果图,如图2-61所示。虽然图2-61与图2-4(b)略有位置上的区别,布线上也可能略有区别,但都是正确的。
![](https://epubservercos.yuewen.com/E021DB/13544232305576906/epubprivate/OEBPS/Images/figure_0070_0004.jpg?sign=1739272293-A9JG2yFADEStaeluHxwvhLExZHVjV5Yz-0-fbfaebb460ad74af7506c23aaee57eb1)
图2-60 显示元件参数信息
![](https://epubservercos.yuewen.com/E021DB/13544232305576906/epubprivate/OEBPS/Images/figure_0071_0001.jpg?sign=1739272293-eiCVDDDJ3SqjKN3gNhhaQroSomBYBQQJ-0-cde3e2f7979f39dcc4895ace01b3127c)
图2-61 PCB加工效果